Inhalt

Abstract:

In the course "FPGA-Online Advanced Course with VHDL" you will learn advanced techniques to program an FPGA. These techniques include: Script-based synthesis, place and route, and loading of the FPGA, the use of the high speed interface PCI Express, and the use of special hardware blocks on the FPGA. The techniques are applied on the example application of hardware accelerated video compression and decompression.

Gliederung:

1.  Introduction to the lab environment
2.  Getting started with the Xilinx design flow
3.  Generating and customizing a PCIe-interface with the Xilinx Core Generator
4.  Transmitting pictures to the FPGA and back
5.  Creating a simple JPEG en/decoder
6.  Creating a JPEG en/decoder using extremeDSP
7.  Creating the final video coder

Detaillierter Inhalt:

In the course "FPGA-Online Advanced Course with VHDL" you will learn advanced techniques to program an FPGA. These techniques include: Script-based synthesis, place and route, and loading of the FPGA, the use of the high speed interface PCI Express, and the use of special hardware blocks on the FPGA. The techniques are applied on the example application of hardware accelerated video compression and decompression.
The experimental setup consists out of a standard PC with a build-in XUPV5-platform. The board and the PC are connected over the PCI Express bus. With this connection, a high speed hardware-software communication is possible that enables us to send a video stream in real-time to the FPGA and back. On the FPGA, the video stream is encoded using different techniques in real-time. Since we are using a specialized video codec, the stream needs to be decoded on the board. It is then send back to the PC, where we can display the result.
Learning Objectives  
- Learn how to build an advanced design for a high-performance FPGA. As an example throughout the lab,  a modular real-time video compression system based on a Xilinx Virtex 5 FPGA is build.  
- Get familiar with the Hardware/Software communication PCI Express, which allows a high-speed communication between a standard PC and an FPGA.  
- Use the hard-wired resources such as XtremeDSP or BlockRAM to speed up your FPGA design.

Lern-/Qualifikationsziele:

-

Lehrveranstaltungstyp:

Virtuelles Praktikum

Interaktionsformen mit Betreuer/in:

E-Mail, Chat

Interaktionsformen mit Mitlernenden:

E-Mail, Chat, Forum

Kursdemo:

zur Kursdemo

Nutzung

Kurs ist konzipiert für:

Informatik, E-Technik, Physik, allgemein technische Studiengänge

Formale Voraussetzungen:

keine

Erforderliche Vorkenntnisse:

Inhalte des FPGA-Online Basic Course (VHDL)

Hinweise zur Nutzung:

–

Kursumsetzung (verwendete Medien):

-

Erforderliche Technik:

-

Nutzungsentgelte:

für andere Personen als (reguläre) Studenten der vhb Trägerhochschulen nach Maßgabe der Benutzungs- und Entgeltordnung der vhb

Rechte hinsichtlich des Kursmaterials:

-

Verantwortlich

Anbieterhochschule:

Uni Erlangen-Nürnberg (FAU)

Anbieter:

M. Sc. Andreas Becher

Prof. Dr.-Ing. Jürgen Teich

Dr.-Ing. Daniel Ziener

Autoren:

Tobias Ziermann

Betreuer:

Prof. Dr.-Ing. Jürgen Teich

Dipl.-Inf. Tobias Ziermann

Dr.-Ing. Daniel Ziener

Prüfung

Prüfungsangebot zur Lehrveranstaltung

Art der Prüfung:

mündliche Prüfung (Einzel)

Bemerkung:

–

Prüfer:

Prof. Dr.-Ing. Jürgen Teich

Prüfungsanmeldung erforderlich:

ja

Anmeldeverfahren:

Die Prüfungstermine für die mündliche Prüfung werden induviduell mit dem Kursbetreuer vereinbart.

Prüfungsanmeldefrist:

–

Prüfungsabmeldefrist:

–

Kapazität:

–

Prüfungsdatum:

Nach Absprache mit dem Prüfer

Prüfungsdauer:

20 Minuten

Prüfungsort:

Universität Erlangen
Lehrstuhl für Informatik 12

Zuständiges Prüfungsamt:

Prüfungsamt der Fakultät des Kursteilnehmers bzw. der Heimathochschule der Studierenden

Zugelassene Hilfsmittel:

keine

Formale Voraussetzungen für die Prüfungsteilnahme:

–

Inhaltliche Voraussetzungen für die Prüfungsteilnahme:

–

Zertifikat:

Ja (Bei bestehen der mündlichen Prüfung erhalten die Teilnehmer ein Zertifikat, welches die Note der Prüfung beinhaltet.  

Bei erfolgreicher Lösung der Abschlussaufgabe wird ein unbewertetes Zertifikat ausgestellt.)

Anerkennung:

–